Minimig

Protótipo original

O protótipo Minimig original é baseado no kit inicial do Xilinx Spartan-3, o chipset Amiga original é sintetizado no FPGA. Duas placas de circuito impresso são anexadas pelas portas de expansão do kit FPGA. O primeiro possui uma CPU do tipo Motorola 68000 de 3,3V. O segundo possui um slot multimediacard com um pequeno microcontrolador PIC atuando como um controlador de disco que suporta o sistema de arquivos FAT16 e faz a decodificação de disco amiga (ADF) em fly-fly amiga.

VGA-+-PS2 (joystick etc.) |CPU FPGA Microcontroller Flashmemory | RAM

O protótipo foi mostrado em um Amiga Meet e carregou a maioria dos programas Amiga, embora existissem bugs. As preferências pessoais de Van Weeren levaram ao uso do Verilog em vez do VHDL em um PC usando o software Xilinx Webpack para desenvolvimento de código.

Hardware

Plataforma

A partir do minimig Rev1.0 Board:

Xilinx Spartan-3 400k gate (XC3S400-4PQ208C) FPGA using 82% capacity.Freescale MC68SEC000, 3.3V, at 7.09379 MHz. However, there's no 'E' clock, MOVE sr, is privileged and there is no real replacement instruction. This does not seem to affect any programs yet.Amiga Chip RAM bus and Slow RAM merged into a single synchronous bus running at 7.09379 MHz.2 MB 70 ns asynchronous SRAM organised as 2x 524 288 x 16-bit banks.MCU PIC 18LF252-I/SP (An alternative is Atmel AVR) implements a FAT16 disk layout and handles loading of FPGA configuration and Kickstart. Simulates a floppy to the Amiga by encoding on the fly from ADF files.MMC Flash memory card to load FPGA configuration, kickstart and software for the implemented computer.3× LEDs to display the disk activity, main power and Amiga power up status (no existing audio filter!) Amiga power up status led will change intensity to show audio filter status.Video D/A consists of 4 resistors for each color red, green, blue (4 bits/color) and output via VGA connector.Audio from an 8 bit dithering sigma-delta converter with 2nd order analogue filter.+5V DC main power (~200 mA).

Portas

Spare 3x generic I/O from the FPGA (GPIO)JTAG for programming chips (TMS, TDI, TDO, TCK)RS232 serial port2x Joystick of Atari 2600 DE9M type.DE15F VGA video (which can output PAL compatible signals to connect to SCART).MMC Flash memory card slot.PS/2 connector Keyboard + Mouse3.5 mm audio jack+5V DC 2.1 mm cylindrical DC plug power supply inlet.

Implementação

Motorola 68000 type CPU.Hardware OCS and ECS, PAL & NTSC video switchable via OSD.512 kB SRAM for Kickstart used as ROM.0 .. 1536 kB Slow RAM expansion (originally 512 kB).512 .. 2048 kB Chip RAM (originally 1024 kB).On-screen display offers selection of ADF disk images from the SD/MMC card using the keyboard or a joystick.

Roteiro

DateEvent2005-03-06Verilog sources coding started.2005-12-05Announcement of the project.2006 SpringVerilog sources completed.2006-06-11Screenshoot of schematic for board v1.0 published.2006-10-15Schematic for board v1.0 completed.2007-06-xxSources predicted to be released, but weren't.2007-07-04Last source edit (core).2007-07-13Busy making website for the project.2007-07-24Minimig sources released on the official website.

Problemas

Várias questões permanecem. Ele precisa de uma cópia binária da ROM de Kickstart do Amigaos de um reimplementação real do Amiga 500 ou gratuita como o AROS-68K, que ainda não é totalmente compatível, mas que melhora continuamente. O firmware atual para carregar imagens de ROM e disquete é limitado a um único diretório raiz e 8.3 nomes de arquivos.

Ferramentas de desenvolvimento usadas

Computador: Shuttle Barebone, Prescott Pentium 4 (L2 -Cache 1024 KB, 533 - 800 mt/s) 3 GHz, 1 GB de RAM,

Software: Xilinx Webpack versão 6.3.03i (2007-07-22 9.1). Tempo da fonte HDL para o arquivo de configuração carregável (.bit) = 2 minutos. O cache da CPU e a velocidade da memória são vitais para o compilador de síntese + local e rota de silício no software FPGA Generation.

Futuro

Os possíveis desenvolvimentos incluem uma CPU mais rápida, chipset ECS, gráficos AGA (nova placa FPGA é necessária), disco rígido, Ethernet, pequeno-core RISC para funções AROs aprimoradas etc.

Uso de uma substituição de kickstart gratuita (por exemplo, AROS).

Uma versão em rede eliminaria a necessidade de trocar as memórias de flash.

Atualizações

Leia/Escreva Suporte

Em 2008-09-03, um novo núcleo FPGA permite suporte a leitura/gravação, bem como algumas melhorias de chipset.

Atualização da placa do controlador de braço

Em 2008-12-22, foi anunciada uma placa de substituição que se encaixa no soquete do controlador PIC (MCU). Torna possível o disco harddrive, 4x disquete e o suporte de gravação. O núcleo do FPGA é o mesmo para o novo firmware ARM e PIC, mas apenas o braço tem recursos suficientes para suportar quatro unidades. A foto suporta apenas dois. A atualização também permite que se selecione aumentar a velocidade da CPU de 7,09 para 49,63 MHz com um cache de CPU de 4 kb de agula de agula de 4 kb. Mas exige que um núcleo FPGA realmente o realize (que funciona com os chips de 16 MHz de 68 segundos). O suporte harddrive está disponível por uma interface ATA paralela do estilo A600/A1200 virtual. Até 551 kbyte/s é possível com uma modificação menor de hardware. Caso contrário, apenas ~ 300 kbyte/s é possível.

Periféricos USB e MIDI

A porta minimig para a placa de névoa suporta periféricos USB, incluindo ratos USB, teclados USB e ratos USB, além de uma interface MIDI física.

RAM adicional de 2 MB

Em 2008-12-22, uma modificação do PCB original, pegando um bobo de outro conjunto de chips SRAM, permite até 4 MIB da RAM no total.

Suporte Aga

A porta Minimig para a placa de névoa foi atualizada para suportar os principais recursos da AGA, permitindo que ele execute muitos jogos AGA. Uma versão binária e o código -fonte completo estão disponíveis no GPL.

Um Minimig Core não lançado foi atualizado com suporte AGA e estendido para suportar pelo menos 50 MIB de memória de chip na placa de repetição do protótipo projetada por Mike Johnson no FPGA Arcade.

Projetos semelhantes

Jeri Ellsworth, que projetou o C64 Direct to TV Commodore 64 em um chip ASIC, tinha um Amiga em funcionamento em um protótipo de chip em 2003. Exceto pelo processador 68000 e interface de disco, tudo foi emulado dentro de um FPGA. No entanto, o projeto nunca foi concluído ou transformado em um ASIC.

Illuwatar, um pequeno designer de hardware privado na Suécia, implementou uma versão do Mini-ITX Formation do minimig sob a licença de design de código aberto. Esta versão de hardware se encaixa nos casos Mini-ITX padrão e possui dimensões de 17 cm x 17 cm. As portas de conexão nesta versão foram movidas para a parte traseira da placa principal para cumprir os requisitos Mini-ITX.

Em 9 de fevereiro de 2008, a ACube Systems anunciou a disponibilidade de placas minimig v1.1 finalizadas.

Em 2006-10-11, Jens Schönfeld em computadores individuais revelou que eles estavam trabalhando em um Amiga em FPGA comercial no ano passado chamado "Clone-A", que é semelhante ao minimig. Em contraste com o Minimig, o Clone-A dos computadores individuais foi desenvolvido por uma equipe de desenvolvimento de três pessoas que empregava um poderoso analisador lógico. O sistema usará chips de clone para substituir CIAs, Paula, Gary, Agnus e Denise. A CPU será o original da Motorola. Os chips finais também incluirão AGA e uma porta paralela em funcionamento para ativar jogos de 4 jogadores. Ainda não lançado desde 2015.

Wolfgang Förster concluiu o projeto Suska, que é um Atari St-on-FPGA.

Inspirado pelo Minimig Till Harbaum inventou a névoa, uma implementação aberta baseada em FPGA de Atari St e Amiga destinou -se a ter um preço baixo e ser fácil construído em casa. Diferente do minimig, a CPU 68000 não está presente como dispositivo físico, mas implementado dentro do FPGA.

Inspirado por Mist Alexey Melnikov inventou Mister, uma implementação baseada em FPGA de Atari St e Amiga, baseada em uma placa comercial da Terasic: de10-Nano. Existem pelo menos cinco chamados "quadros de filha" que aprimoram as capacidades do senhor.

O Vampire V4 Standalone, lançado pela equipe da Apollo em 2019, fornece reimplementação de chipset ECS/AGA, mais 68080 CPU e SAGA Core, também usando uma matriz de portão programável em campo (FPGA).